PCB去耦电容怎么放置?怎么选择去耦电容?图文结合，一文搞定
PCB设计发布于 • 阅读量 2185
百芯EMA-国内DFM可制造性分析工具：PCB/PCBA 3D仿真+BOM物料管理+PCB/PCBA DFM 可制造性分析
今天给大家分享的是：去耦电容、去耦电容有什么作用？PCB去耦电容怎么放置？怎么选择去耦电容？怎么计算去耦电容的值？
一、为什么需要去耦？
去耦提供了从电源到接地的低阻抗路径，因此选择低电感但高阻值（低阻抗）的电容非常重要。
电容耦合对电流返回路径的影响
下图描绘了正电源和负电源，显示了高性能放大器的电源抑制如何随着频率约为20dB/10HK而变化，直流电压约为90dB，电源一直在较高频率下迅速下降，意味着电源线上不需要的能量耦合到了输出，这就是为什么必须避免这种高频能量进入IC，可以通过合并电解电容（用于低频去耦）和陶瓷电容（用于高频去耦）来实现。
高性能运算放大器的电源抑制与频率
二、什么是去耦电容？
去耦电容是一种能够以局部方式存储能量的无源元件。电容充电和放电都需要时间，因此可以防止电压快速变化，通过提供适当的直流电源来保护系统或者IC。
去耦电容并联在电源和负载I/C之间，为了抑制每个IC的电压干扰，必须尽可能靠近IC。
所以配电网络都具有实际阻抗和电感，可以防止电流的瞬时供应，电容控制电压供应骤降和振铃，并确保电路电压的稳定性。
去耦电容放置
去耦电容的用途是什么？
去耦电容用于隔离或者去耦两个电路，换句话说，将交流信号与直流信号解耦，反之亦然，
- 如果输入电压下降，可以为IC提供足够的电源以维持电压水平。
- 如果出现电压浪涌，去耦电容可防止过量电流流过IC，以保持电压稳定。
关于去耦电容更多用途，欢迎阅读以下文章：
干货|通过PCB去耦电容合理布局减少谐波失真，实际案例，立马搞定
三、什么是旁路电容？
旁路电容用于通过将噪声旁路至地来防止噪声进入系统。连接在电源电压（VCC）和接地（GND）引脚之间，以减少电源噪声和电源线上的电压尖峰。
旁路电容放置
四、去耦电容和旁路电容有什么区别？
- 去耦电容存储能量并将其消散回电源轨以保持电流的平稳流动。
- 旁路电容提供交流信号返回路径以在电源轨和接地轨之间切换。
去耦电容和旁路电容之间的区别
去耦电容和旁路电容之间比较明显的差异是：
- 旁路电容用于为高频噪声信号提供低阻抗分流路径。确保高频噪声在流入整个电路之间得到缓解，从而导致电路故障和EMI问题。另一方面，去耦电容用于稳定电压变化。
- 对于低阻抗分流功能，单个电解电容就足够了，为了稳定信号，需要2种不同类型的电容。
五、什么类型的电容用于去耦？
1、电解电容
较大的电解电容用于去耦低频噪声，电容充当电荷库，以满足电容的瞬时充电要求。去耦电容的放置距离IC不应超过2英寸。由于所有电解电容都是极化的，因此无法承受超过1V的反向偏压而不损坏。
电解电容具有较高的漏电流，主要取决于设计、电电气尺寸以及额定电压与施加电压。尽管如此，漏电流不会显著影响去耦。
2、陶瓷电容
低电感表面贴装陶瓷电容（0.01UF-0.1UF）用于消除高频电源噪声，陶瓷电容直接连接到IC的电源引脚。
用于高频去耦的低电感陶瓷电容
陶瓷电容结构紧凑、损耗低。具有宽温度耐受性、低ESR/ESL、稳定性、可靠性并且可以承受电压范围。
X7R、Z5U和Y5V电容类型的电容值高达几UF，具有高介电常数和高达200V的额定电压。X7R型陶瓷电容是首选，因为随着直流偏置电压变化的电容变化较小与Z5U和Y5U相比。
此外，还使用NPO（COG）陶瓷电容（0.1UF更小），因为具有较低的介电常数配方和较低的电压系数。
3、多层陶瓷（MLCC）表面贴装电容
由于其低电感设计，MLCC可用于10MHZ或者更高频率的旁路和滤波。为了更有效，所有去耦电容必须直接连接到低阻抗接地层。建议使用短走线或过孔连接这些电容，以最大限度地减少串联电感。
六、如何放置去耦电容？
去耦电容的放置至关重要，因为可以降低电源轨的阻抗。理想情况下，应该最大化电容并最小化电阻和电感。IC等组件依赖于输入电压在运行时尽可能稳定。
- 应该尽可能靠近IC放置，可以滤除任何过多的噪声，从而保护这些敏感芯片，距离越远，效果就越差。
PCB走线上有效去耦电容布局
在左图中（如上所示）电源引脚和地的连接都尽可能短。右上图，PCB走线可能会形成环路，造成干扰问题。由于PCB走线的电感和电阻过多，这种布置效果较差。
- 始终在电源和负载/IC之间并联连接去耦电容
- 将电容与输入和输出信号走线串联可以消除输入和输出信号中的低频瞬态。
- 电容与电阻并联可降低高频EMI。
- 当使用过孔到达电源层时，将电容连接到组件引脚，然后连接过孔，以确保电流流过电源层。
去耦电容布局
- 去耦电容对于隔离模块和数字信号也很效。通过在交流和数字PCB接地之间连接一个电容来实现的。
- 确保电源层和接地层连续且相邻：相邻电源层和接地层应对称放置，建议尽量减少平面和去耦电容之间的层数。
七、如何选择去耦电容的值
电路中使用的电容数量取决于电源和接地引脚的数量以及存在的I/O信号。根据信号带宽或者工作频率选择具有足够高自谐振频率的去耦电容。
了解自谐振频率：电容在该频率之前仍保持电容性，并在高于该频率时开始显示为电感，去耦电容的阻抗在频率
频率
处达到最小阻抗，该频率就是去耦电容的谐振频率。
去耦电容的谐振频率
较低的电容和较低的电感会产生较高的谐振频率。通过选择较小的表面贴装原件可以实现较高的自谐振频率，因为通常较小的元件封装具有较低的寄生电感低噪声去耦电容值应介于1UF和100UF之间。高频噪声应介于0.01UF-0.1UF之间。
- 低等效串联电阻（ESR）和等效串联电感（ESL）：由于电容需要快速提供电流，因此选择低ESR和ESL的电容。
- 更小的封装尺寸：紧凑的电容具有减小环路尺寸的优点，从而进一步降低了电感。
八、数字PDN去耦电容的大小如何选择？
去耦电容的大小是根据配电网络（PDN）的阻抗和开关IC所需的电荷来评估的。评估准确的电容吃u才能并正确放置有助于减少PDN上的纹波和噪声。
根据开关期间消耗的电流和IC电压计算去耦电容尺寸
其中：
- Trise：上升时间
- VIC：IC电压
- ΔI：汲取的电流
当信号带宽小于去耦电容的自谐振频率时，上面的公式才有效。信号带宽由以下公式给出（0.35/信号上升时间）。
九、如何模拟PDN去耦电容的大小？
在为模拟IC提供稳定电源时，去耦电容不断地充电和放电，以在模拟IC工作时提供稳定的电源。模拟 IC 去耦电容的大小由下式给出:
模拟去耦电容大小公式
- IC 汲取的电流将是IC 电压和频率的增函数
- f 是频率
- Vc是IC 电压
- I 是汲取的电流
十、如何根据PDN阻抗选择去耦电容的大小?
去耦电容及时提供所需的电荷，并降低整体PDN的输出阻抗。实际上，它仅在特定频率范围内有效。其阻抗随频率的降低而线性减小，并随频率的升高而增大。
实际去耦电容的阻抗增加是由于其寄生电感造成的。确定去耦电容尺寸的最佳方法之一就是基于目标PDN阻抗
去耦电容大小计算公式
其大小基于所需的电压纹波、目标 PDN 阻抗和目标 PDN 电压。
其中:
- f为频率
- Vc为IC 电压
- Vripple为电压纹波
- ZPDN为目标 PDN 阻抗
目标 PDN 阻抗和 PDN 纹波电压是电容的函数。计算“C"需要多次迭代。上述方程更加准确，考虑到了去耦电容的谐振频率的影响以及由于 PCB 布局中的寄生效应而产生的谐振。
在计算不同 C 和f值的 ZPDN时，我们得出 C 的最佳值，以获得所有频率范围的最低 Z PDN。
注: IC 数据表中始终提供要使用的去耦电容器的准确值.
以上就是关于去耦电容的一些的知识。
关于 PCB 设计的更多内容，欢迎阅读以下文章：
