Datasheet 搜索 > Nexperia（安世） > 74LVC161D,118 数据手册 > 74LVC161D,118 数据手册 5/23 页
器件3D模型￥ 2.099
74LVC161D,118 数据手册 - Nexperia（安世）
制造商:
Nexperia（安世）
封装:
SOIC-16
Pictures:
3D模型
符号图
焊盘图
引脚图
产品图
页面导航:
导航目录
74LVC161D,118数据手册
Page:
of 23 Go
若手册格式错乱，请下载阅览PDF原文件
©
Nexperia B.V. 2017. All rights reserved
74LVC161 All information provided in this document is subject to legal disclaimers.
Product data sheet Rev. 6 — 30 September 2013 5 of 22
Nexperia
74LVC161
Presettable synchronous 4-bit binary counter; asynchronous reset
Typical timing sequence: reset outputs to zero; preset to binary twelve; count to thirteen, fourteen, fifteen, zero, one and two;
inhibit.
Fig 7. Timing sequence
mna909
CP
PE
TC
MR
inhibitcount
CEP
CET
D0
D2
D1
D3
Q0
Q2
Q1
Q3
reset preset
12 13 14 15 0 1 2
器件 Datasheet 文档搜索
AiEMA 数据库涵盖高达 72,405,303 个元件的数据手册，每天更新 5,000 多个 PDF 文件
