Web Analytics
Datasheet 搜索 > 微控制器 > NXP(恩智浦) > LPC11U24FHI33/301, 数据手册 > LPC11U24FHI33/301, 产品设计参考手册 2/523 页
LPC11U24FHI33/301,
器件3D模型
¥ 26.868
LPC11U24FHI33/301,数据手册
Page:
of 523 Go
若手册格式错乱,请下载阅览PDF原文件
UM10462 All information provided in this document is subject to legal disclaimers. © NXP B.V. 2016. All rights reserved.
User manual Rev. 5.5 — 21 December 2016 2 of 523
NXP Semiconductors
UM10462
LPC11U3x/2x/1x User manual
Revision history
Rev Date Description
5.5 20161221 Modifications:
Updated Table 200 “USBD_API_INIT_PARAM class structure” with:
Parameters:
a. hUsb = Handle to the USB device stack.
Returns:
The call back should return ErrorCode_t type to indicate success or error condition.
Updated Table 208 “USBD_HW_API class structure”:
Added GetMemSize to the text: This function is called by application layer before calling
pUsbApi->hw->
Added Parameters:
hUsb = Handle to the USB device stack.
EPNum = Endpoint number corresponding to the event as per USB specification. ie.
An EP1_IN isrepresented by 0x81 number. For device events set this param to 0x0.
event = Type of endpoint event. See USBD_EVENT_T for more details.
enable = 1 - enable event, 0 - disable event.Returns:Returns ErrorCode_t type to
indicate success or error condition.Return values:1. LPC_OK(0) = - On success2.
ERR_USBD_INVALID_REQ(0x00040001) = - Invalid event type.
Added on-chip local RAM to Section 20.8.8 “RAM used by ISP command handler”,
Section 20.8.9 “RAM used by IAP command handler”
, and Section 20.14 “IAP
commands”
Deleted: The boot sector can not be prepared by this command from Section 20.14.1
“Prepare sector(s) for write operation”, Table 384 “IAP Copy RAM to flash command”,
and Table 385 “IAP Erase Sector(s) command”.
5.4 20161007 Modifications:
Added text after Table 227 “Endpoint commands”: For EP0 transfers, the hardware will
do auto handshake as long as the ACTIVE bit is set in EP0_IN/OUT command list.
Unlike other endpoints, the hardware will not clear the ACTIVE bit after transfer is done.
Thus, the software should manually clear the bit whenever it receives new setup packet
and set it only after it has queued the data for control transfer.
5.3 20140611 Modifications:
I/O Handler interrupt added in Table 59 “Connection of interrupt sources to the Vectored
Interrupt Controller”.
NVIC register description added. See Section 6.5.

LPC11U24FHI33/301, 数据手册

NXP(恩智浦)
74 页 / 1.76 MByte
NXP(恩智浦)
523 页 / 3.72 MByte
NXP(恩智浦)
521 页 / 3.54 MByte

LPC11U24 数据手册

NXP(恩智浦)
恩智浦微控制器选型指南 NXP Microcontrollers Selection Guide
NXP(恩智浦)
LPC11U2x 系列 6 kB RAM 32 kB 闪存 表面贴装 32位 微控制器 - LQFP-48
NXP(恩智浦)
NXP  LPC11U24FBD48/401  微控制器, 32位, ARM 皮质-M0, 50 MHz, 32 KB, 6 KB, 48 引脚, LQFP
NXP(恩智浦)
ARM Cortex-M0 微控制器,NXP基于 ARM Cortex-M0 的 NXP 系列低成本 32 位 MCU 设计用于 8/16 位微控制器应用程序。 与 8/16 位架构相比,它们提供了高性能、低功耗、简单指令集和存储寻址且减小了代码长度。借助 16 位封装实现 32 位性能,可获得更高的电源效率和更长的电池寿命 小尺寸使处理器和模拟电路能够在单模上实施 超低功耗和集成睡眠模式,带来更长的电池寿命 Thumb® 指令集,可实现编码密度最大化 ### ARM Cortex 微控制器,NXP
NXP(恩智浦)
LPC11Uxx 系列 8 kB RAM 32 kB 闪存 表面贴装 32位 微控制器 - HVQFN-33
NXP(恩智浦)
LPC11U2x 系列 6 kB RAM 32 kB 闪存 表面贴装 32位 微控制器 - HVQFN-33
NXP(恩智浦)
LPC11U2x 系列 8 kB RAM 32 kB 闪存 表面贴装 32位 微控制器 - LQFP-64
NXP(恩智浦)
LPC11U2x 系列 6 kB RAM 32 kB 闪存 表面贴装 32位 微控制器 - TFBGA-48
NXP(恩智浦)
LPC11U24 系列 32 位 32 kB 闪存 50 MHz ARM Cortex 微控制器 - LQFP-48
NXP(恩智浦)
ARM Cortex-M0 微控制器,NXP基于 ARM Cortex-M0 的 NXP 系列低成本 32 位 MCU 设计用于 8/16 位微控制器应用程序。 与 8/16 位架构相比,它们提供了高性能、低功耗、简单指令集和存储寻址且减小了代码长度。借助 16 位封装实现 32 位性能,可获得更高的电源效率和更长的电池寿命 小尺寸使处理器和模拟电路能够在单模上实施 超低功耗和集成睡眠模式,带来更长的电池寿命 Thumb® 指令集,可实现编码密度最大化 ### ARM Cortex 微控制器,NXP
器件 Datasheet 文档搜索
器件加载中...
AiEMA 数据库涵盖高达 72,405,303 个元件的数据手册,每天更新 5,000 多个 PDF 文件